Personalización: | Disponible |
---|---|
Tipo: | otros |
número de modelo: | Sg2625 |
Costo de Envío: | Contacte al proveedor sobre el flete y el tiempo de entrega estimado. |
---|
Métodos de Pago: |
![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() |
---|---|
Pagos de soporte en USD |
Pagos seguros: | Cada pago que realiza en Made-in-China.com está protegido por la plataforma. |
---|
Política de reembolso: | Solicite un reembolso si su pedido no se envía, falta o llega con problemas con el producto. |
---|
Proveedores con licencias comerciales verificadas
Auditado por una agencia de inspección externa independiente
Nombre del producto
|
CONTROLADOR FPGA SG2625-MU01PC-F.
|
||
Voltaje de alimentación
|
DC5V; <2A
|
||
Disipación de potencia
|
<10W
|
||
Reloj de CPU
|
Hasta 866MHz
|
||
DDR3 Reloj
|
533MHz
|
||
RAM
|
Hasta 1GByte
|
||
Flash
|
16M bytes (Q-SPI), 4G bytes (eMMC)
|
||
Ethernet
|
1000M ,1/100/10 canal.
|
||
USB
|
USB 2,0 OTG, 1 canales.
|
||
Puertos serie
|
115200 bps ,1 canales.
|
||
E/S digital
|
Bank500(ARM) 6pin(puede configurarse SPI,IIC,SDIO,UART,CAN) 1,8V
Bank501(ARM) 6pin(puede configurarse SPI,IIC,SDIO,UART,CAN) 3,3V Bank13 (FPGA)25pin(12 pares LVDS y 1 E/S de un solo extremo)se pueden configurar como LVCMOS18 o LVCMOS25 o LVCMOS33. Bank13 es solo Disponible en XC7Z020 (SG2625-MU01PC-F). Bank34 (FPGA)50pin(24 pares LVDS y 2 E/S de un solo extremo) pueden configurarse Como LVCMOS18 o LVCMOS25 o LVCMOS33 Bank35 (FPGA) 49Pin (24 pares LVDS y 1 E/S de un solo extremo) pueden ser Configurado como LVCMOS18 o LVCMOS25 o LVCMOS33 |
||
Estabilidad de la fuente del reloj
|
±10 ppm a -40 ~ +105°C.
|
||
Entorno operativo
|
0 a 50°C / 0 % a 80 % de humedad relativa
|
||
Entorno de almacenamiento
|
-40 a 70°C / 0 % a 80 % de humedad relativa | ||
Dimensiones | 75mm×55mm | ||
Grosor | 1,6mm | ||
Interfaz | Dos conectores 120pin placa a placa |