GL850G es la lógica de Genesys cubo de la versión avanzada de soluciones que cumplen plenamente con la especificación de bus serie universal Revisión 2.0. GL850G de la lógica de Genesys hereda la tecnología de vanguardia en el costo y eficiencia energética el diseño de interfaz de serie. GL850G ha probado la compatibilidad, menor consumo de energía la figura y la mejora de la estructura de costos por encima de todas las soluciones de hub USB 2.0 en todo el mundo. GL850G ofrece múltiples ventajas para simplificar el diseño a nivel de placa que ayudan a lograr menor BOM (Bill of Material) para el integrador del sistema. GL850G integrada tanto 5V a 3,3V y 3,3V y 1,8V regulador de la caída de tensión en un único chip, por lo tanto no exterior LDO requerida. Además, el GL850G poder habilitar pin admite tanto la habilitación de alta y baja a activar el interruptor de alimentación que proporciona mayor flexibilidad en la selección de componentes. GL850G incorpora un procesador RISC de 8 bits para manipular el estado/control de registros, y responder a las peticiones de host USB. Firmware de GL850G controlará su objetivo general E/S (GPIO) para acceder a la EEPROM externa y luego responder a la sede de la VID y PID personalizadas configuradas en el EEPROM externa. La configuración predeterminada en el interior de la ROM de máscara es respondió a la máquina sin necesidad de la EEPROM externa. GL850G está diseñado para clientes con mucha flexibilidad. Los más complicados ajustes, como EPI, VID, y el número de la configuración de puertos intermedios son fácilmente alcanzados por la programación de la EEPROM externa (Ref. el capítulo 5). Cada puerto de aguas abajo de GL850G es compatible con dos colores (verde y ámbar) LED para indicar el estado normal/estado anormal. GL850G también apoyo individual y los modos de pista (4 puertos como grupo) para la administración de energía. El GL850G es una completa solución de la función que soporta tanto individual/pista los modos de gestión de energía y los dos colores (verde/ámbar) LEDs de estado. Consulte la tabla en la final de este capítulo para más detalles. Número de puertos intermedios pueden ser configurados por IO en ausencia de la EEPROM. (Ref. el capítulo 5) para cumplir plenamente el requisito de costo/rendimiento, GL850G es una única solución del cubo de TT por el costo requerido. La lógica de Genesys también proporciona GL852G para varios TT de la solución del cubo a destino en los sistemas que requieren un mayor rendimiento para la plena/dispositivos de baja velocidad, como la estación de acoplamiento, sistema integrado … etc.. Por favor refiérase a GL852G Hoja de datos para información más detallada. *TT (traductor de transacciones) es el principal motor de control de tráfico en un concentrador USB 2.0 para gestionar el desequilibrio de la velocidad del tráfico entre el puerto anterior y posterior de los puertos.
Conforme a la revisión de la especificación USB 2.0
Oporte 4/3/2 puertos de aguas abajo por la configuración de pines I/O.
Pstream puerto admite tanto de alta velocidad (SA) y de alta velocidad (FS) el tráfico
Ownstream puertos admiten SA, la FS, y a baja velocidad de tráfico (LS)
Tubo de control (endpoint 0, 64 bytes carga de datos) y el 1 de interrumpir el tubo (Extremo 1, 1 bytes) carga de datos
Ackward compatible con la revisión de la especificación USB 1.1.
En el chip de 8 bits de micro-procesador
Como la arquitectura RISC-
El conjunto de instrucciones optimizado USB
Rendimiento: 6 MIPS @ 12MHz
Con 64 bytes de RAM y ROM de la máscara de 2K.
Apoyo personalizado PID, VID mediante la lectura de la EEPROM externa
Configuración del puerto de aguas abajo de apoyo por la lectura de la EEPROM externa
Una única transacción Traductor (STT)
Solo tt TT comparte la misma lógica de control para todos los dispositivos de puerto de aguas abajo. Esta es la solución más rentable para la TT. Varios TT proporciona TT lógicas de control individual para cada puerto de aguas abajo. Esta es una performance mejor opción para un concentrador USB 2.0. Por favor refiérase a GL852G Hoja de datos para información más detallada.
Integrar el transceptor USB 2.0
Construido en pull-up 1.5KΩ upstream y downstream 15KΩ pull-down
Incrustar resistencia en serie para las señales USB
Cumplir los requisitos de alimentación de bus
Conmutación automática entre autoalimentado y modos de bus
Dispositivo compuesto de apoyo (no extraíbles en los puertos de aguas abajo) por la configuración de pines I/O.
No configurable soporte de dispositivos extraíbles
PLL integrada admite fuente externa de 12 MHz Oscilador de cristal / entrada de reloj
Construido en el regulador de 5V a 3,3V
Bajo consumo de energía
Mejorar la producción controladores con slew-rate control para la reducción de la EMI
La detección de fallos de alimentación interna para la recuperación de la ESD
Protección ESD hasta 4KV de HBM por MIL-STD-883H estándar en todos los pines USB.
Cada puerto posterior admite dos colores indicador de estado, con modos automático y manual cumple con la revisión de la especificación USB 2.0 (no disponible para SSOP 28 paquete).
Apoyo individual y la pista los modos de administración de energía y de detección de puertos intermedios (el modo individual no es compatible con paquete de 28 SSOP) poder habilitar pin admite tanto de alta/baja habilitada interruptores de alimentación. (Interruptor de alimentación no es compatible con GL850G-22 SSOP28 paquete).
27/48 MHz Oscilador opcional de entrada de reloj (no disponible para QFN28 / SSOP28 paquete).
Número de puerto posterior pueden ser configurados por GPIO sin EEPROM externa
Tipo de paquetes disponibles: 48 pin pin QFN LQFP, 28 y 28 de la patilla SSOP (función sólo está disponible en 48 pin)
Aplicaciones:
Hub USB de stand-alone
Placa base de PC USB hub, acoplamiento de bloc de notas
La consola de juegos
Monitor LCD hub
Cualquier dispositivo compuesto de apoyo a la función de hub USB
Proveedor Auditado 
(E-mail o chat nosotros en archivo PDF) 
